Разработчик SK hynix о будущем DRAM

 

Между тем, Elec сообщает, что SK hynix готовится к использованию VCT и конструкции ячеек 4F ^ 2 (4F2) для производства сверхплотных DRAM (возможно, рискованный, но амбициозный шаг). Однако производитель памяти публично не подтвердил такие планы. Поэтому, когда SK hynix несколько лет спустя начнет более широко использовать EUV, у нее будет опыт работы как с VCT (например, FinFET или даже транзисторами с круговым управлением затворами), так и со структурами ячеек 4F ^ 2. Последний обещает снизить плотность DRAM на 30% по сравнению с 6F ^ 2 на том же техпроцессе.

 

Производитель высококачественного оборудования Tokyo Electron ожидает, что DRAM, использующие транзисторы с вертикальным каналом (VCT) и конструкцию ячейки 4F ^ 2, начнут появляться примерно с 2027 по 2028 год. Компания также ожидает, что для производства этих DRAM на основе VCT производителям памяти необходимо будет использовать новые материалы для конденсаторов и битовых линий.

Сообщается, что SK hynix и Samsung намерены применить дизайн ячеек 4F ^ 2 с использованием своих техпроцессов менее 10 нм, хотя подробностей мало. Samsung разработает процесс производства первого поколения DRAM менее 10 нм, до которого еще два поколения. В настоящее время самым передовым техпроцессом Samsung по производству DRAM является технология 5-го поколения 10-нм класса (12 нм), которую компания начала использовать в середине 2023 года. Согласно слайду, просочившемуся ранее в этом году, Samsung планирует разработать еще два процесса производства 10-нм класса, прежде чем представить процессВКФЬВКФЬ первого поколения с менее чем 10-нм процессором, дебют которого ожидается во второй половине десятилетия.

В дополнение к использованию EUV, конструкции ячеек 4F ^ 2 и транзисторов VCT Samsung планирует внедрить технологию stacked DRAM в начале 2030-х годов, что еще больше увеличит плотность ее устройств памяти в течение следующего десятилетия.