Новая статья: Обзор видеокарт AMD Radeon RX 5700 и Radeon RX 5700 XT: наконец-то получилось!

С тex пoр, кaк Advanced Micro Devices и ATi прeврaтились в oдну кoмпaнию, у цeнитeлeй прoцeссoрoв AMD и грaфичeскиx кaрт Radeon ни рaзу нe былo вoзмoжнoсти сoбрaть кoмпьютeр из кoмплeктующиx любимoгo прoизвoдитeля, нe пoступившись быстрoдeйствиeм в oднoм из ключeвыx aспeктoв — CPU или GPU. Двa гoдa тoму нaзaд AMD, вooружeннaя aрxитeктурoй Zen, сoвeршилa триумфaльнoe вoзврaщeниe нa рынoк цeнтрaльныx прoцeссoрoв, нo пeчaльнaя примeтa внoвь сбылaсь. Мaркa Radeon с тex пoр и вплoть дo нaстoящeгo мoмeнтa пeрeживaeт свoи xудшиe врeмeнa. И нaчaлoсь этo гoрaздo рaньшe — пoслe Radeon R9 Fury X нa чипe Fiji грaфичeскoe пoдрaздeлeниe AMD нe смoглo пoрoдить устрoйствo, спoсoбнoe нaрaвнe сoрeвнoвaться с рeшeниями NVIDIA зa мaнтию сaмoгo прoизвoдитeльнoгo игрoвoгo GPU, дa и в нижниx цeнoвыx эшeлoнax пoзиции «крaсныx» слaбeют гoд oт гoдa. Причeм нa этoт рaз глaвнaя стaвкa AMD сдeлaнa нe нa пeрeдoвoй тexпрoцeсс 7 нм, пo кoтoрoму выпускaют чип Navi, a нa aбсoлютнo нoвую лoгику RDNA, кoтoрaя пришлa нa смeну GCN — aрxитeктурe с бeз мaлoгo вoсьмилeтним стaжeм. RDNA призвaнa рeшить прoблeмы, кoтoрыe пoмeшaли чипaм Polaris и Vega в пoлную силу выступить прoтив кoнкурирующeгo крeмния Pascal и Turing, a зaтeм — eсли пeрвый oпыт будeт удaчным — oнa откроет дорогу ускорителям AMD к борьбе за титул абсолютного чемпиона. Попробуем разобраться в этих вопросах, а затем приступим к долгожданным тестам Radeon RX 5700 и Radeon RX 5700 XT. ⇡#Новая архитектура RDNA
В первые годы GCN, которая дебютировала вместе с ускорителями Radeon HD 7970 еще в конце 2011 года, графические процессоры AMD, по большому счету, совершенно не уступали продуктам NVIDIA на чипах Kepler по энергоэффективности и быстродействию. Однако переход к архитектуре Maxwell, а затем Pascal, позволил конкурентам AMD радикально нарастить производительность в 3D-рендеринге, оставаясь в границах прежнего резерва мощности. GCN, тем не менее, всегда держала паритет с чипами NVIDIA по массиву вычислительных блоков, однако колоссальный резерв теоретического быстродействия, которым отличаются продукты AMD, целиком раскрывается только в расчетах общего назначения — не удивительно, ведь GCN и была задумана как решение для задач GP-GPU в противовес предшествующей архитектуре TeraScale, ориентированной преимущественно на игры. Для рынка дискретных видеокарт определяющее значение имеет показатель быстродействия на рубль, а на не на ватт мощности, поэтому экономный кошелек нередко голосует именно за «красных». Тем не менее, коль скоро чипы GCN с определенного момента утратили возможность настолько эффективно транслировать терафлопсы расчетной производительности в быстродействие 3D-приложений, для того, чтобы поддерживать накал борьбы, видеокартам Radeon требуются более крупные чипы, чем те, которыми довольствуется NVIDIA. Благодаря архитектуре Turing NVIDIA совершила очередной скачок в энергоэффективности, и стало совершенно ясно, что дальше AMD уже не может ехать по накатанным рельсам. Кроме того, архитектура GCN, несмотря на постоянные оптимизации и попытки консервативной переработки, которые происходили в каждом новом поколении кремния, не располагает такими новаторскими функциями, как аппаратное ускорение трассировки лучей и обработки данных методом машинного обучения. Однако AMD было не так-то просто отказаться от наследия GCN в пользу совершенно новой микроархитектуры. Свою роль сыграл и вероятный дефицит бюджета R&D в те годы, когда AMD работала едва ли не в убыток из-за плачевного положения дел на рынке центральных процессоров, и неудачное партнерство с GlobalFoundries, которая сперва аннулировала все планы по запуску линии 10 нм, а затем и вовсе прекратила работу над любыми новыми узлами после 14 нм FinFET. Пространство для маневра наверняка ограничено и контрактами с производителями консолей, для которых AMD разработала несколько поколений SoC с графическим ядром архитектуры GCN. Неспроста ее то и дело обвиняют в том, что современные игры, рассчитанные на Direct3D 12 и Vulkan, из рук вон плохо работают на старых GPU архитектуры Kepler и Maxwell — все дело в том, как сильно Pascal и Turing отличаются от прошлых итераций «зеленого» кремния. Как утверждает AMD, над принципами архитектуры RDNA компания работала в течение восьми лет, и она, в отличие от GCN, глубоко уходящей корнями в задачи GP-GPU, всецело сфокусирована на быстродействии 3D-приложений. Это еще совсем не значит, что RDNA не подходит для вычислений общего назначения, но место в этой нише по-прежнему будет занято существующими и, наверняка, грядущими продуктами на основе GCN. AMD последовала успешному примеру NVIDIA и отныне собирается поддерживать два отдельных направления архитектуры GPU — RDNA для игровых ускорителей и GCN для серверов и рабочих станций. AMD называет их потоковыми процессорами, NVIDIA — ядрами CUDA, но в сущности и тот, и другой блок выполняет одну функцию — арифметические операции над целочисленными или вещественными (с плавающей точкой) данными. Но сила GPU в тех приложениях, на которые рассчитан этот тип процессора, заключается в том, каким образом организована совместная работа шейдерных ALU. 3D-рендеринг и масса вычислительных задач иного рода подразумевает выполнение однотипных действий над массивом разных операндов, поэтому вычислительные блоки внутри чипа группируются так, чтобы одна инструкция могла занять в одно и то же время несколько ALU, а данные поступают на обработку в виде нескольких потоков (threads). Группа из 32 потоков в терминологии NVIDIA называется warp, GCN оперирует группами по 64 потока под названием wavefront. Основным строительным блоком архитектуры GCN является Compute Unit (CU) — именно его, а вовсе не отдельные ALU, можно считать аналогом ядра центральных процессоров, поскольку только CU целиком обладает способностью декодировать и отправлять инструкции на исполнение. И хотя wavefront’ы в архитектуре GCN состоят как раз из 64 потоков, каждый SIMD обрабатывает собственный wavefront параллельно с другими SIMD’ами, а поскольку в каждом SIMD’е есть 16 ALU, для выполнения одной инструкции ему необходимо четыре такта — это ключевая черта архитектуры GCN, определяющая немало сильных и слабых сторон данной архитектуры. Другая важная особенность состоит в том, что векторный планировщик в CU всего один, и для того, чтобы загрузить все четыре SIMD работой, они получают собственные инструкции поочередно. Таким образом, за счет широких wavefront’ов и темпа исполнения одной инструкции в четыре такта архитектура GCN обходится одним общим векторным планировщиком. Но у подобной логики есть и другой изъян. Wavefront’ам свойственно ветвиться, и в подобных случаях часть рабочих единиц включает одну операцию, а часть — другую. SIMD должен проходить «ветки» в два приема, независимо от того, сколько векторных ALU при этом будет бездействовать. Кроме того, CU всегда требует не меньше четырех wavefront’ов для максимальной загрузки ALU — условие, которое по тем или иным причинам может кратковременно нарушаться. Чтобы снизить влияние этих факторов и подготовить GPU к операциям с меньшим количеством потоков, создатели архитектуры RDNA совершили переход от 64-поточных к 32-поточным wavefront’ам. CU теперь содержит два SIMD’a по 32 векторных ALU, и каждый SIMD снабжен отдельным планировщиком. CU архитектуры RDNA рассчитан на исполнение двух инструкций в течение одного такта, в то время как CU чипов GCN исполняет четыре инструкции в течение четырех тактов. Заметим, что поскольку wavefront’а в то же время стал в два раза уже, старая и новая архитектуры являются эквивалентными по терафлопсам на один CU — ни о каком удвоении пропускной способности тут речи не идет. Тем не менее, RDNA должна проявить более высокую эффективность в задачах с «легкопоточной» нагрузкой, но к этому еще не сводятся все преимущества реорганизации CU. Благодаря отдельным планировщикам, обслуживающим собственные SIMD’ы, и одновременной отдаче двух инструкций каждый такт, RDNA характеризуется пониженной латентностью исполнения индивидуальных инструкций. И наконец, у RDNA есть еще одно, не столь очевидное, достоинство. Как и в GCN, SIMD здесь не привязан к единственному wavefront’у — каждый раз, когда планировщик дает инструкцию на исполнение, она может быть выбрана из нескольких wavefront’ов (вплоть до 10 на каждый SIMD в GCN и 20 в RDNA). Но количество потоков, находящихся в рабочем пуле отдельно взятого CU, в результате уменьшилось с 2560 до 1280 — это значит, что в кешах теперь находятся менее разнородные данные и их объем используется более экономно. Тем не менее, темп исполнения одной инструкции в четыре такта, свойственный GCN, был изначально установлен не без веских оснований. Архитектура RDNA, напротив, пролетит через инструкции wavefront’а, пока не столкнется с необходимостью ожидания данных. RDNA допускает работу со старым, 64-поточным форматом wavefront’а. Широкие и узкие wavefront’ы могут сосуществовать в пределах рабочего пула одного SIMD без необходимости в смене контекста, однако специфику выбора между тем или иным форматом — существуют ли в ISA архитектуры RDNA инструменты, определяющие ширину wavefront’а или это является задачей драйвера — AMD не раскрывает. ⇡#Скалярные ALU в GCN и RDNA
Помимо векторных SIMD, которые обслуживает собственный планировщик, в каждом Compute Unit’е графических процессоров AMD — как GCN, так и RDNA — существует скалярный блок с отдельным целочисленным ALU и логикой, выполняющей декодирование и отдачу инструкций. Этот компонент предоставляет альтернативный путь исполнения инструкции wavefront’а в том случае, когда все из 32-х или 64-х рабочих единиц содержат однородные данные, и можно смело заменить их единственной операций вместо того, чтобы делать одну и ту же работу несколько десятков раз подряд. Скалярный блок, по большей части, обслуживает операции условного ветвления или перехода. В GCN скалярный блок может быть использован в течение каждого такта, но только одновременно с тем из четырех SIMD, к которому подошла очередь единого векторного планировщика. В RDNA скалярных блоков два, а поскольку четырехтактная ротация SIMD’ов ушла в прошлое, они способны принимать инструкцию на исполнение каждый такт. Тем не менее, из документации AMD не вполне понятно, может ли скалярный блок GCN и RDNA получать инструкцию параллельно векторной инструкции соответствующего SIMD’а. Разумеется, тогда SIMD и скалярный блок должны взять инструкции из разных wavefront’ов, ведь ни GCN, ни RDNA не допускают суперскалярное исполнение, при котором можно одновременно выполнить две последовательные инструкции из одного потока. ⇡#Блоки специального назначения (SFU)
Третий тип исполнительных блоков, который присутствует в Compute Unit’е GCN и RDNA, предназначен для т.н. В рамках GCN блок SFU представляет собой отдельный SIMD, состоящий из четырех ALU, привязанный к каждому из основных векторных SIMD’ов, и служит в качестве резервного пути исполнения инструкции wavefront’а — для этого требуется 16 тактов, в течение которых векторный SIMD вынужден бездействовать. Но есть одно ключевое отличие: из общих ресурсов векторый SIMD и SFU имеют только порт планировщика, а в остальном работаю независимо друг от друга. Вот еще один источник параллелизма и, в конечном счете, более высокой фактической производительности в пересчете на терафлопс, который принесла графическим процессорам AMD архитектура RDNA. Ведь даже чипы GCN, для которых характерна латентность исполнения инструкции в четыре такта (включая «Вегу» с чрезвычайно высокой ПСП, которую обеспечивает память HBM2) нуждаются в доступе к данным на коротком расстоянии и значительно выигрывают от разгона RAM. К счастью, создатели RDNA не обошли стороной этот момент и полностью переработали структуру кешей графического процессора. Отдельные CU в составе GCN и RDNA сгруппированы по несколько штук и пользуются несколькими типами разделяемых ресурсов — таких, как 32-килобайтный кеш инструкций и скалярный кеш объемом в 16 Кбайт. Однако если в чипах GCN эти хранилища были общими для четырех (а впоследствии трех) CU, то в RDNA группа связанных CU, называемая Workgroup Processor, уменьшена до двух участников, и конкуренция за общие ресурсы в результате ослабевает. И напротив, хранилище LDS (Local Data Store), которое представляет собой наиболее быстрый тип памяти после регистров векторных SIMD, теперь тоже стало общим для двух CU, несмотря на то, что объем LDS остался прежним (64 Кбайт). Впрочем, благодаря тому, что количество потоков на отдельно взятый CU при работе с 32-поточными wavefront’ами сократилось вдвое, это изменение также ни в коем случае нельзя рассматривать как шаг назад по сравнению с GCN. Не менее грандиозные изменения произошли на следующих уровнях стека памяти RDNA: 16-килобайтный кеш L1 в пределах отдельно взятого CU теперь является кешем нулевого уровня, а попутно инженеры AMD увеличили его ассоциативность с 4 до 32-каналов (а это, в свою очередь, значительно влияет на процент попаданий в кеш) и нарастили вдвое пропускную способность дороги к векторным ALU. И наконец, в дополнение к очередной оптимизации алгоритмов компрессии цвета, RDNA допускает передачу сжатых данных по тем участкам конвейера рендеринга, где в GCN было разрешено только движение «сырых» данных. Шейдерные программы могут считывать и записывать компрессированный цвет не только в RAM, но и кеш-память L1 и L2 (шейдерам в Polaris и Vega было позволено только чтение). В составе Navi 10 их два — каждый содержит по 20 CU и массив конвейеров растеризации (ROP). Среди чипов прошлого поколения можно безошибочно назвать аналог подобной конфигурации — это старший чип семейства Polaris. Однако между Polaris и Navi можно обнаружить существенные различиях, выходящие за пределы внутренней организации Compute Unit’ов, которую мы обсуждали до сих пор — начиная с того, что Navi досталось вдвое больше ROP: 64 вместо 32. Это совершенно необходимое изменение back-end’a GPU в свете того, что от RDNA ожидается повышенная эффективность в 3D-рендеринге — считается, что Polaris избегал «пузырей», возникающих при ожидании отработки ROP, за счет общего недостатка эффективной загрузки шейдерных ALU. Впечатляющий пиксельный филлрейт, который развивают 64 конвейера растеризации, сочетается с поддержкой оперативной памяти типа GDDR6. Navi 10, как и старший Polaris, обходится 256-битной шиной RAM, но высокая пропускная способность GDDR6 (14 Гбит/с на контакт) гарантирует необходимую более эффективной архитектуре скорость доступа к данным. Полная ревизия стека памяти, которую провели инженеры AMD в чипе Navi, заканчивается поддержкой удаленных коммуникаций по шине PCI Express четвертого поколения. Впрочем, увидеть PCI Express 4.0 в деле на первых порах позволит только собственная платформа AMD с процессорами Ryzen 3000-й серии, а Navi 10 в любом случае не сможет загрузить настолько быстрый канал связи с CPU. Front-end чипа представлен блоками обработки геометрических примитивов, причем AMD изменила конфигурацию ранних стадий аппаратного конвейера таким образом, что часть геометрической логики осталась в пределах Compute Engine (познакомьтесь с еще одним термином архитектуры чипов AMD) — структуры, объединяющей половину всего содержимого Shader Engine, — а общий геометрический процессор, занятый отсечением невидимых полигонов, вынесен за пределы Shader Engine поближе к командным процессорам ACE (Asynchronous Compute Engine), распределяющим потоки шейдерных вычислений между Compute Unit’ами. Всего Navi 10 может получить вплоть до четырех геометрических примитивов, прошедших стадию фильтрации невидимых поверхностей — как Vega, однако напомним, что в составе полностью функционального чипа Vega на 60 % больше шейдерных ALU и блоков фильтрации текстур, так что соотношение между мощностью геометрического front-end’a и основных ресурсов, обеспечивающих текстурирование и работу шейдерных kernel’ов, явно пошло на поправку. Драйвер GPU автоматически включает тайловый рендеринг, появившийся в графических процессорах Vega, для того, чтобы сократить обращения к оперативной памяти и удержать данные, необходимые для растеризации и шейдеров, в пределах кеша L2. А вот каким образом AMD поступила с альтернативным конвейером NGG (Next Generation Geometry), остается загадкой. Vega обещала нарастить пропускную способность геометрического процессора с 4 до 17 примитивов за такт при условии, что код приложений научится использовать т.н. В RDNA доступна такая функция, как Asynchronous Compute Tunneling (ACT). Она оперирует на уровне очередей инструкций, которые драйвер видеокарты получает от графического API — в отличие от preemption и других методов, работающих на уровне wavefront’ов и отдельных цепочек данных для векторных ALU. Благодаря ACT графический процессор приобрел возможность мгновенно приостановить прием дальнейших инструкций из очередей, имеющих низкий приоритет, ради того, чтобы закончить критически важную работу из другой очереди. Главной целью подобных оптимизаций, разумеется, является VR. Разработчики «железа» продолжают уделять шлемам виртуальной реальности повышенное внимание, несмотря на то, к какому плачевному состоянию сегодня пришла эта, когда-то перспективная, идея. Однако все те нововведения, которые вобрал в себя чип Navi 10, не достались бесплатно с точки зрения компонентного бюджета. Старший Polaris при такой же конфигурации основных вычислительных блоков обходится скромными 5,7 млрд транзисторов, а для того, чтобы построить Navi 10, понадобилось уже 10,3 млрд — так много места занимает дополнительная управляющая логика и разбухшая система кешей. Неудивительно, что AMD оставит архитектуру GCN для ускорителей неграфических расчетов, ведь всю эту площадь можно попросту забить шейдерными ALU, которым GCN всегда найдет работу в GP-GPU. Но для того, чтобы эффективно задействовать ресурсы чипа в играх, с такими жертвами приходится мириться. Графические процессоры NVIDIA тоже набирали вес с каждым поколением, а ведь масштаб изменений в архитектуре RDNA можно сравнить одновременно с двумя крупнейшими переходами, которые совершил конкурент, — от Kepler к Maxwell и от Pascal к Turing. Площадь Navi 10 составляет 251 мм2 — немногим больше, чем у Polaris 10/20, а плотность компонентов возросла на 67 %. Куда важнее то, что в играх Navi 10 сулит повысить удельное быстродействие на площадь чипа в 2,3 раза по сравнению с Vega 10, а быстродействие на ватт — на 48 %. Примечательно, что львиную долю выигранной мощности AMD относит именно на счет архитектуры RDNA, в то время как отдельно взятая смена технологической нормы с 14 на 7 нм дала только 11 %. Следующая страница→

⇣Содержание Если Вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER.